Образец для цитирования:
Сперанский Д. В. Генетический алгоритм размещения контрольных точек в цифровом устройстве // Изв. Сарат. ун-та. Нов. сер. Сер. Математика. Механика. Информатика. 2017. Т. 17, вып. 3. С. 353-362. DOI: https://doi.org/10.18500/1816-9791-2017-17-3-353-362
Генетический алгоритм размещения контрольных точек в цифровом устройстве
В статье рассматривается задача размещения контрольных точек в цифровом устройстве с целью повышения его контролепригодности. Известные ранее методы решения этой задачи базировались на предварительном анализе топологии (структуры) устройства для оценки таких его показателей, как управляемость, наблюдаемость и тестируемость. Соответствующие показатели во многих известных системах анализа контролепригодности вычислялись с использованием программных средств. Проведение такого анализа является достаточно трудоемким процессом. В предлагаемой статье решение задачи размещения контрольных точек, представляющее собой один из способов повышения контролепригодности, основан на принципиально ином подходе. Этот подход также предполагает оценку упомянутых выше показателей устройства, однако эта оценка связана с вычислением количества информации, доставляемой в различные узлы устройства в процессе подачи на него случайных входных последовательностей. Такой подход является менее трудоемким по сравнению с анализом топологии (структуры) устройства.
1. Халчев В. Ф. Повышение контролепригодности дискретных устройств : состояние и проблемы // Измерения, контроль, автоматизация. 1980. № 1. С. 25–30.
2. Уильямс Т. У., Паркер К. П. Проектирование контролепригодных устройств // Труды Института инженеров по электротехнике и радиоэлектронике. 1983. Т. 71, № 1. С. 122–137.
3. Robach C., Guibert S. Testability measures : a review // Computer Systems. 1988. Vol. 3, № 3. P. 117–126.
4. Bennets R. G. Design of testable logic circuits. Addison Wesley Publ. Company, 1984. 274 p.
5. Grason J. TMEAS, a testability measurement program // DAC’79 Proceedings of the 16th Design Automation Conference. Piscataway, NJ, USA : IEEE Press, 1979. P. 156–161.
6. Goldstein L. H. Controlability/observability analysis of digital circuits // IEEE Transactions on Circuits and Systems. 1979. Vol. 26, № 9. P. 685–693. DOI: https://doi.org/10.1109/TCS.1979.1084687.
7. He M. T., Contreras G. K., Tehranipoor M., Tran D., Winemberg L. Test-point insertion efficiency analysis for LBIST applications // IEEE 34th VLSI Test Symposium (VTS). 2016/ Las Vegas, NV, 2016. P. 1–6. DOI: https://doi.org/10.1109/VTS.2016.7477314.
8. Speranskiy D. V. Testability analysis of discrete devices on information approach base : theory, software, statistical results // Proc. 6th Intern. Symposium of Technical Diagnostics 89, Prague, Czech Republic. 1989. Vol. 2. P. 439–442.
9. Барашко А. С., Скобцов Ю. А., Сперанский Д. В. Моделирование и тестирование дискретных устройств. Киев : Наук. думка, 1992. 286 с.
10. Savir J. Good controllability and observability do not guarantee good testability // IEEE Transactions on Computers. 1983. Vol. C-32, № 12. P. 1198–1200. DOI: https://doi.org/10.1109/TC.1983.1676183.
11. Яглом И. М., Яглом Я. М. Вероятность и информация. М. : Ком. книга, 2007. 512 с.
12. Гмурман В. Е. Теория вероятностей и математическая статистика. М. : Высш. шк., 1998. 480 с.
13. Скобцов Ю. А., Сперанский Д. В. Эволюционные вычисления / Национальный открытый университет «ИНТУИТ». М., 2015. 326 c.
