Образец для цитирования:
Миронов С. В. ОБ ОДНОМ АЛГОРИТМЕ ДЛЯ ПОИСКА МАСКИ ДИАГНОСТИЧЕСКОЙ ИНФОРМАЦИИ // Изв. Сарат. ун-та. Нов. сер. Сер. Математика. Механика. Информатика. 2008. Т. 8, вып. 2. С. 77-84. DOI: https://doi.org/10.18500/1816-9791-2008-8-2-77-84
ОБ ОДНОМ АЛГОРИТМЕ ДЛЯ ПОИСКА МАСКИ ДИАГНОСТИЧЕСКОЙ ИНФОРМАЦИИ
Рассматривается задача сокращения диагностической информации с использованием масок. Предлагается новый жадный алгоритм для решения упомянутой задачи. Приводятся статистические данные, подтверждающие эффективность предложенного алгоритма для диагностической информации, полученной для схем из каталога ISCAS’89.
1. Pomeranz I., Reddy S. M. On the generation of small dictionaries for fault location // Proc. of the 1992 IEEE/ACM Intern. Conf. on Computer-Aided design
(ICCAD ’92). Los Alamitos, CA, USA, 1992. P. 272–279.
2. Arslan B., Orailoglu A. Fault dictionary size reduction through test response superposition // Proc. of the 2002 IEEE Intern. Conf. on Computer Design: VLSI in Computers (ICCD’02). Washington, DC, USA, 2002. P. 480–485.
3. Boppana V., Hartanto I., Fuchs W. K. Full fault dictionary storage based on labeled tree encoding // Proc. of 14th VLSI Test Symposium. Washington, DC, USA, 1996. P. 174–179.
4. Abramovici M., Breuer M. A., Friedman A. D. Digital Systems Testing and Testable Design. N.Y.: Computer Science Press, Inc., 1996.
5. Ярмолик В. Н. Контроль и диагностика цифровых узлов ЭВМ. Минск: Наука и техника, 1988.
6. Ryan P. G., Fuchs W. K., Pomeranz I. Fault dictionary compression and equivalence class computation for sequential circuits // Proc. of IEEE Intern. Conf. on Computer-Aided Design (ICCAD’93). Los Alamitos, CA,USA, 1993. P. 508–511.
7. Boppana V., Fuchs W. K. Fault dictionary compaction by output sequence removal // Proc. of the 1994 IEEE/ACM Intern. Conf. on Computer-aided design (ICCAD ’94). Los Alamitos, CA, USA, 1994. P. 576–579.
8. Chess B., Larrabee T. Creating small fault dictionaries // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 1999. Vol. 18. No 3. P. 346–356.
9. Малышенко Ю. В., Раздобрев А. Х. Метод сокращения объема диагностической информации, используемой для поиска неисправностей // Автоматика и телемеханика. 1977. No 4. С. 160–164.
10. Сперанский Д. В., Шатохина Н. К. Методы оптимизации диагностической информации // Теоретические проблемы кибернетики. Саратов: Изд-во Сарат.ун-та, 1986. С. 129–132.
11. Чипулис В. П. Методы минимизации разрешающей способности и диагностической информации // Автоматика и телемеханика. 1975. No 3. С. 133–141.
12. Чипулис В. П. Исследование диагностической информации при контроле и поиске неисправностей дискретных устройств // Автоматика и телемеханика.1975. No 8. С. 150–157.
13. Чипулис В. П. Методы предварительной обработки и формы задания диагностической информации для поиска неисправностей дискретных устройств // Автоматика и телемеханика. 1977. No 4. С. 165–175.
14. Сперанский Д. В., Шатохина Н. К. Приближенные методы решения задач оптимизации глубины диагностирования дискретных устройств // Многопроцессорные вычислительные структуры. Таганрог: Изд-во Таганр. радиотехн. ин-та, 1985. Вып. 7 (XIV) С. 70–72.
15. Вознесенский С. С., Раздобреев А. Х. Трудоемкость поиска неисправностей как критерий качества при сокращении объема диагностической информации //Электронное моделирование. 1980. No 4. С. 83–86.
16. Барашко А. С., Скобцов Ю. А., Сперанский Д. В. Моделирование и тестирование дискретных устройств. Киев: Наук. думка, 1992.
17. Сперанский Д. В. Об одном подходе к решению задач сокращения объема диагностической информации // Автоматика и телемеханика. 1984. No 3.С. 151–160.
18. Шаршунов С. Г. Особенности диагноза технического состояния многовыходных объектов с использованием таблиц неисправностей // Автоматика и телемеханика. 1973. No 12. С. 161–168.
19. Quinlan J. R. C4.5: programs for machine learning. San Francisco. CA, USA: Morgan Kaufmann Publishers Inc., 1993.
20. Brglez F., Bryan D., Kozminski K. Combinational profiles of sequential benchmark circuits // Proc. of Intern. Symposium on Circuits and Systems. Portland,OR, USA, 1989 P. 1929–1934.
21. Niermann T., Patel J. HITEC: a test generation package for sequential circuits // Proc. of European Design Automation Conf. Los Alamitos, CA, USA, 1991.P. 214–218.
